PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-214366

(43)Date of publication of application: 21.09.1987

(51)Int.CI.

GO1R 23/10 HO3K 5/00

(21)Application number: 61-059977

(71)Applicant: NEC CORP

(22)Date of filing:

17.03.1986

(72)Inventor: YOSHIDA SEIICHIRO


(54) FREQUENCY MEASURING CIRCUIT

(57)Abstract:

PURPOSE: To measure automatically the fundamental frequency of a signal to be measured which contains higher harmonics by providing a pulse converting circuit for the signal to be measured which consists of a differentiating circuit, an output pulse width control circuit for a one-shot multivibrator, etc.

CONSTITUTION: The differentiating circuit 7 outputs a

CONSTITUTION: The differentiating circuit 7 outputs a positive pulse when a binary-coded signal (b) outputted by a binary coding circuit 1 rises and the one-shot multivibrator 8 outputs a positive pulse (d) with depth determined by a control circuit 9 every time a pulse is inputted to its input (c). A reference frequency oscillation circuit 2 generates a reference frequency. A gate control circuit 4 holds the opening time of a gate circuit 5 constant with a reference clock which is frequency-divided by a frequency dividing circuit 3. When a reset signal (f) is inputted, the control circuit 9 begins to narrows down the output pulse width of the multivibrator 8 continuously from its maximum value and



when the negative pulse is outputted, the current pulse is held to output a gate opening permission signal (g). The circuit 4 opens the gate 5 for a time determined by the reference frequency after the signal (g) is inputted, and pulses which are inputted within the time are counted 6.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

- [Date of requesting appeal against examiner's decision of rejection]
- [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

①特許出願公開.

⑩公開特許公報(A)

昭62-214366

@Int_CI_4

識別記号

庁内整理番号

母公開 昭和62年(1987)9月21日

G 01 R 23/10 H 03 K 5/00 7359-2G 7259-5 J

審査請求 未請求 発明の数 1 (全4頁)

会発明の名称

周波数測定回路

②特 願 昭61-59977

20出 願 昭61(1986)3月17日

②発明者 吉田 誠一郎

東京都港区芝5丁目33番1号 日本電気株式会社内

①出願人 日本電気株式会社 東京都港区芝5丁目33番1号

邳代 理 人 弁理士 内 原 晋

明 細 書

発明の名称
 尚故数例定回路

2. 特許請求の範囲

一定周期で繰返される被制定電気信号を2値化する2値化回路と、2億出力パルスを微分する磁分回路の出力パルス傷を所定量延はすワンショットマルチバイブレータと、前記ワンショットマルチバイブレータのパルス幅を退行で変制調する調節回路と、前記マルチバイブレータから前記被制定個号の関期のパルス信号が発生するとき、そのパルス数を計数する手段とを含む周波数関定回路。

3. 発明の辞細な説明

〔産業上の利用分野〕

本発明は電気信号の周波数側定に関する。

〔従来の技術〕

従来、計数形の制度数測定は、被測定信号を2 値化しバルス整形し、一定時間内にそのベルス数 を計数することにより制波数を測定する。第4図 にその構成を示す。被測定信号aは二値化回路」 によりバルスに整形される基準制度数発振回路2 で発生する基準制度数の信号は分周回路3によって分別されゲート5を開く計測時間を作成する。 ゲート制御回路4はゲート5を制御し一定時間ゲートを通過したパルス数が計数回路6で計数され

(発明が解決しよりとする問題点)

従来の計数形の周皮数制定方式では、被制定信号が第2図の信号 a に示すような高調度を含む皮形の信号の場合、その基本周皮数を削定するには、信号を2値化する際にその閾値を調整しなければならないという欠点がある。

【問題点を辨決するための手段】

本発明の周波数翊定回路は、飲分回路と、ワン ショットマルチパイプレータと、ワンショットマ ルチパイプレータの出力バルス幅を刮刺する勘卿

特開昭62-214366(2)

回路とにより構成されるパルス変換回路を有して ・ いるo

(実施例)

次に、本発明の実施例について図面を参照して 説明する。

第1図は本発明の一実施例のプロック図、第2 図、第3図は第1図の各部の動作を示すタイミングチャートである。図において、2値化凹路1は入力信号aの直流成分を関値に持つ2値化回路7はこあり、2値化出力 bを出力する。破分回路7はこのがルスを出力する。このリンショットマルチバイマレータ8の入力信号になる。このワンショットマルチバイブレータは、入力このバルスを出力する。オバイブレータは、入力このバルスをに制御回路9によって定められる幅の正のバルスを出力する。また、バルス出力中に再度入力があると、その時点から制御となる。発掘回路2は周路3により分間された基準クロックによりゲート制御により分間された基準クロックによりグート制御

あり、 d 。が入力された時の出力放形を示している。 Tは信号 a における一周期であり、ワンショットマルチバイブレータのバルス幅が t 。よりわずかに小さい時に、e のバルスの周期と一致する。よってとの状態で一定時間内の e のバルス数を計収することで被削定信号 a の基本周波数が測定される。

第3図において、リセット信号「かしレベルになった後、ワンショットマルチバイブレータ8の出力パルス幅を放大幅から連続的に e にパルスが現われるまで終ばめる。ワンショットマルチバイブレータ8の出力パルス幅を第5図のwに示す。
しょは、パルス幅を狭ばめる削御が行なわれている時間を示す。

(発明の効果)

以上説明したように本発明は、被御定信号を2個化した信号の该分回路と、ワンショットマルチパイプレータと、ワンショットマルチパイプレータの出力パルス感制御回路とにより構成される被計側信号のパルス変換回路を有することにより、

回路4は、ゲート回路5の開放時間を一定に保つohはゲート副御信号である。財数回路6はゲート回路の出力iのベルス数を計数する回路で、射数された値はゲート副四路4の出力のリセットは 母 f によりリセットされる。ワンショットマルチバイブレータ制御回路9は、リセット信号 f が入力されると、ワンショットマルチバイブレータ8の出力ベルス幅を放大値から連続的に狭めて行きのバルスが出力されると、その時点のバルス編を保持し、ゲート副御回路にゲート開放所可信号 g を出力する。ゲート副御回路に g が入力後ゲート 5を基準周波数より定められる時間開放し、開放されている時間内に入力されるベルス数が計数回路により計数される。

第 2 図では、ワンショットマルチパイプレータ 8 の出力パルス幅が時間 t , より大きい時のワンショットマルチパイプレータの出力 d , であり、パルス幅が時間 t , より少し小さくなると出力d , になる。 e は第 1 図の N O T ゲート 1 0 の出力で

高調波を含む桜湖定信号の基本周波数を自動的に 測定できる効果がある。


4. 図面の簡単な説明

第1図は本発明の実施例のブロック図、第2図は第1図の各部の信号成形図、第4図は従来の周ま3別、放飲却定回路のブロック図、第5図は第1図の一部動作を示す頻図である。

特開昭62-214366(3)

号、「……リセット信号、R……ゲート開放許可信号、h……ゲート制御信号、i……ゲート回路出力信号、w……ワンショットマルチバイブレータの出力パルス幅、T……被測定信号の一周期、
t」……彼分回路出力信号のパルス間隔の最大値、
t」……サンショットマルチパイプレータの出力
パルス幅がt」より小さくなるまでの時間。

代理人 弁理士 内 原



1 2值化回路

6 計数国路

2 基準間波数影振回路


7 预分回路


3 分周回路 4 忙上例即回路 3 ワンショットマルチバイブレータ 7 ワンショットマルチハイフレータ制御回路

5 ゲート回路


10 NOTT-

第1区





特開昭62-214366(4)



- 1 2值化回路
- 2 基準周波教発振回路
- 3 分間回路
- 5 ゲート回路
- 6 計数回路

第 4 図